Zum Hauptinhalt springen

Aktuelle Publikation

Clock Gate Insertion with a Yosys-based Netlist Modification Tool

Manuel Jirsak1, Adrian Pitterling1, Jonas Lienke1, Georg Gläser1
FPGA Ignite Summer School, , Heidelberg, Germany
1IMMS Institut für Mikroelekronik- und Mechatronik-Systeme gemeinnützige GmbH (IMMS GmbH), Ehrenbergstraße 27, 98693 Ilmenau, Germany

Zugehörige Inhalte

Projekt

DI-Meta-X

Im Projekt Meta-X entstehen innovative Werkzeuge für den IC-Entwurf.


Zurück