Zum Hauptinhalt springen

Layout-Generator für DRC und LVS Test

Forschungsfeld:Integrierte SensorsystemeTätigkeit:Software-Entwicklung
Beschreibung

Automatische Prüfungen von Fertigungsdaten ist Stand der Technik – besonders im Chip-Entwurf. Hier wird die Einhaltung der Prozessspezifikationen durch sehr komplexe „Design Rule Checks“ (DRC) geprüft. Durch diese Komplexität ergibt sich jedoch eine zusätzliche Fehlerquelle: Die Prüfbedingungen selbst müssen verifiziert werden, um einerseits keine „schlechten“ Layouts zu ignorieren und andererseits keine richtig entworfenen Layouts als falsch zu erkennen.

Deshalb soll in dieser Arbeit ein Python-basierter Generator entworfen werden, mit dem Beispiellayouts erzeugt werden, die mit verschiedenen DRC-Werkzeugen untersucht werden. So sollen inkonsistente Implementierungen der Regeln gefunden werden.

Auszuführende Aufgaben
  • Recherche zu Layout-Generatoren
  • Abstimmung mit Technologieanbieter
  • Konzeption und Implementation des Generators
  • Dokumentation
Vorausgesetzte Kenntnisse
  • Programmierspache: Python
Dauer:nach Vereinbarung

Kontakt

Kontakt

Eric Schäfer, M. Sc.

Leiter Mikroelektronik und Institutsteil Erfurt

eric.schaefer(at)imms.de+49 (0) 361 663 25 35

Eric Schäfer und sein Team erforschen Integrierte Sensorsysteme und hier insbesondere CMOS-basierte Biosensoren, ULP-Sensorsysteme und KI-basierte Entwurfs- und Testautomatisierung. Die Ergebnisse fließen in die Forschung an den Leitthemen Sensorsysteme für die In-vitro-Diagnostik und RFID-Sensoren ein. Er unterstützt Sie mit Dienstleistungen rund um die Entwicklung integrierter Schaltungen und mit KI-basierten Methoden für komplexe IC-Entwürfe.

Zurück