



## „Trash or Treasure“ – artificially IntelligEnt layout processing

In the IntelligEnt research group, an AI-based anomaly detection method was developed that can automatically detect non-proven and potentially faulty locations in layouts. Photograph: IMMS.

### Motivation and Overview

Design experience plays a major role especially in the geometric design of PCBs and chips. These last steps on the way to manufacturing require knowledge about which lines carry particularly sensitive or highly interfering signals and how these must be handled. In the case of ASIC design, heuristics for symmetries, special arrangements, etc. are added to this. Even textbooks give important advice here: “If something looks nice, it will work”. Quality assurance is often carried out here on the basis of heuristics, sometimes elaborate simulations and reviews.

AI-based algorithms have shown in various applications that they are capable of mapping such non-formal experiential knowledge. However, two important challenges arise when using them: First, a suitable data representation must be found that can be efficiently processed (and stored) while mapping all important information about the geometry and signal types. Furthermore, no pre-classified data is available for training: There is currently no open data set that contains typical fault cases in a representative way.




Figure 1: The design and feedback loop in PCB design. Source: IMMS.




Figure 2: Layer-by-layer data representation (left) and cross-sectional representation which is used in IntelligEnt (right). Source: IMMS.

In the IntelligEnt research group, IMMS and Ilmenau TU have therefore developed an AI-based anomaly detection method that can automatically detect non-proven and potentially faulty locations in layouts. Through a flexible data representation, both PCB and ASIC layout data can be processed with this method.

### Layout data too complex for ML training

In most cases, layout data are available as vector graphics in which the various objects are linked to manufacturing layers. However, in order to apply a machine learning algorithm, the data must be numerical, i.e. vectors, matrices or tensors. A simple mapping to a 3D numbering scheme that represents the different levels and retains all details is impractical: in ASICs, more than 50 levels can occur here. If signal properties are also to be taken into account, this representation leads to the data sets becoming extremely large and can thus hardly be used meaningfully for a training process.

### Boil data down to the essentials

The IntelligEnt research group has therefore investigated a new approach: By taking cross-sections through the layout, the geometry can be represented by a 2D data schema (image), signal properties are added in the third dimension. This method is comparable to a colour image: the image itself (the brightness) shows the geometry, while the colour channels are used for signal properties such as categories. However, care must also be taken here to ensure that the resolution of the cross-sections or images is high enough to show all the details of the layout. For this purpose, the minimum structure size, for example, can be used as a guideline for accuracy.




Figure 3:

Layout pre-processing: The layout is cut along a cutting line and assembled into a corresponding "image".

Diagram: IMMS.

## Autoencoder – neural network discriminates good and bad designs

The core idea of the machine learning algorithm is to detect deviations from a given data set. This means that deviations from design rules used there are to be recognised on the basis of known good designs. The assumption is that there is an example data set in which mostly good design practices have been used. An autoencoder is used for anomaly detection. This neural network is based on the idea that an input data set is mapped onto itself as if through a bottleneck or the lens of a camera. The image information is thus compressed and cropped. This creates a reduced representation that is compared to the input data. The mapping error will be very small for data that resembles the training data, while it will become larger for data that deviates. It can therefore be used as a measure of the deviation from the training data set – and thus of the deviation from the design principles used in the process.




Figure 4: The architecture of the applied AI system (autoencoder). Diagram: IMMS.

### Processing ASIC Layouts

Analogue-to-digital converters (ADC) pose particular challenges to the layout: especially, symmetries must be maintained and, for example, crossings of digital switching signals and analogue measured variables must be avoided. At IMMS, for example, ADCs are being developed that work according to the principle of successive approximation (SAR ADC). The layout of such an ADC is available in two versions: In the first step the layout was created by an inexperienced engineer and in the second step it was revised by an experienced layouter.

The layout of the experienced layouter was used to train the algorithm shown. For this purpose, the different signal lines were divided into categories, which were inserted in the “colour channel” of the cross-sections. After training the shown auto-encoder, it was used to examine the first layout variant. The resulting reconstruction errors were marked in colour in the layout in a heat map in figure 5, with red areas representing places with larger reconstruction errors.

It turns out that the algorithm has marked exactly those areas that were strongly adjusted in the revision in order to improve the performance of the transducer. In addition, the error locations can be automatically divided into different categories, which are to be examined more closely and improved in future analyses.





Figure 5:

Processed layout of a SAR ADC. The red areas show the sections that the developed system has marked – and which have been revised by the experienced engineer.

Source: IMMS.



- > Integrated sensor systems
- > Distributed measurement + test systems
- > Mag6D nm direct drives
- > Contents
- \* Funding

In addition to these detected anomalies, isolated artefacts occur that can be addressed in an overarching one. If the system is applied to several designs in this way and the training data set is expanded with the “good” designs in each case, it is expected that the recognition accuracy will increase and possible defect locations can be recognised in an increasingly targeted manner.

## Processing PCB Layouts

The IntelligEnt research group supervised a student software project at the Ilmenau TU in which the anomaly detection method was developed as a plugin for the free PCB design tool KiCad. With the plugin, signals can be categorised in KiCad and transferred to the training or evaluation process. The system was designed in such a way that the design data at the user’s site is reduced to the cross-sections necessary for the autoencoder and then transferred to a central server for processing. Thus, on the one hand, a possibly necessary graphics processor is only required in the server and, on the other hand, the designs of several users can be combined.

For a first training, open-source designs were used, among others from the Crazyflie and HackRF projects. The signals of the designs were divided into categories and transferred to the programme. For evaluation, the signals shown in the figure were modified so that they should be recognised by the anomaly detection: For example, a clock line was routed over a sensitive RF part.

The evaluation shows that the built-in faults were correctly detected. Occurred artefacts or false positive regions, which are supposedly faulty, can be explained, for




Figure 6:

As an example, error locations were inserted into the open-source layout of the HackRF project. The anomalies found (in blue) mark these modifications.

Source: IMMS.

*Download the Plugin at GitHub*

*Watch the video tutorial on the plugin*

example, by the fact that they were underrepresented in the training data set. However, this effect should be reduced or even disappear completely after an expansion of the training data set.

## Outlook

The developed method for anomaly detection on layout data was demonstrated in two different scenarios. It can be used to detect deviations from good design practice in both ASIC and PCB design. Currently, however, only signal information in terms of signal categories (analogue, digital, clock signal, etc.) is mapped in the algorithm for this purpose. A combination with simulation or measurement data could greatly improve the accuracy of the method – and also simplify handling, as this information does not have to be entered manually.

An extension to other layout types such as MEMS layouts is just as thinkable as an adaptation and improvement of the machine learning methods used. Through e.g. additional classification, the exact error case could be identified and thus hints for rectification could be given. A combination with automatic layout algorithms is promising, as they can be given almost “human” design experience.

**Contact person:** Georg Gläser, M.Sc., [georg.glaeser@imms.de](mailto:georg.glaeser@imms.de)



Thuringian Ministry  
for Economic Affairs, Science  
and Digital Society

The IntelligEnt research group is supported by the Free State of Thuringia, Germany, and the European Social Fund under the reference 2018 FGR 0089.

> *Integrated sensor systems*  
> *Distributed measurement + test systems*  
> *Mag6D nm direct drives*  
> *Contents*  
\* *Funding*

*Services on IC design methods:*  
[www.imms.de](http://www.imms.de)

*More on IntelligEnt at*  
[www.imms.de](http://www.imms.de).



## „Trash or Treasure“ – Intelligente Layoutverarbeitung

In der Forschergruppe IntelligEnt wurde ein KI-basiertes Anomalie-Erkennungsverfahren entwickelt, mit dem automatisiert nicht-erprobte und potenziell fehlerhafte Stellen in Layouts detektiert werden können. Foto: IMMS.

### Motivation und Überblick

Design-Erfahrung spielt vor allem beim geometrischen Entwurf von Leiterplatten und Chips eine große Rolle. Diese letzten Schritte auf dem Weg zur Fertigung erfordern Wissen darüber, welche Leitungen besonders empfindliche oder stark störende Signale führen und wie diese behandelt werden müssen. Im Falle des ASIC-Entwurfes kommen dazu Heuristiken für Symmetrien, spezielle Anordnungen usw. Selbst Lehrbücher geben hier einen wichtigen Ratschlag: „Wenn etwas schön aussieht, wird es funktionieren“. Oft wird hier die Qualitätssicherung auf Basis von Heuristiken, teils aufwendigen Simulationen und Reviews durchgeführt.

KI-basierte Algorithmen zeigten in verschiedenen Anwendungen, dass sie in der Lage sind, solches nicht-formales Erfahrungswissen abzubilden. Jedoch entstehen beim Einsatz zwei wichtige Herausforderungen: Zunächst muss eine passende Datenrepräsentation gefunden werden, die effizient verarbeitet (und gespeichert) werden kann und gleichzeitig alle wichtigen Informationen über die Geometrie und Signaltypen abbildet. Außerdem stehen zum Training keine vorklassifizierten Daten zur Verfügung: Es gibt derzeit keinen offenen Datensatz, der typische Fehlerfälle repräsentativ enthält.




Abbildung 1: Die Design- und Feedback-Schleife im Leiterplattenentwurf. Quelle: IMMS.




Abbildung 2: Lagenweise Datenrepräsentation (links) und in IntelligEnt verwendete Querschnittsdarstellung (rechts). Quelle: IMMS.

In der Forschergruppe IntelligEnt haben IMMS und TU Ilmenau deshalb ein KI-basiertes Anomalie-Erkennungsverfahren entwickelt, mit dem automatisiert nicht-erprobte und potenziell fehlerhafte Stellen in Layouts detektiert werden können. Durch eine flexible Datenrepräsentation lassen sich damit sowohl PCB- als auch ASIC-Layoutdaten verarbeiten.

## Layout-Daten zu komplex für ML-Trainings

Layout-Daten liegen in den meisten Fällen als Vektorgrafiken vor, in denen die verschiedenen Objekte an Fertigungsebenen gekoppelt sind. Um einen Machine-Learning-Algorithmus anwenden zu können, müssen die Daten jedoch numerisch, also als Vektoren, Matrizen oder Tensoren vorliegen. Eine einfache Abbildung auf ein 3D-Zahlenschema, welches die verschiedenen Ebenen repräsentiert und alle Details beibehält, ist unpraktisch: In ASICs können hier mehr als 50 Ebenen auftreten. Wenn zusätzlich Signaleigenschaften berücksichtigt werden sollen, führt diese Repräsentation dazu, dass die Datensätze extrem groß werden und damit kaum sinnvoll für einen Trainingsprozess verwendet werden können.

## Daten auf das Wesentliche reduzieren

Die Forschergruppe IntelligEnt hat deshalb einen neuen Ansatz untersucht: Durch Querschnitte durch das Layout kann die Geometrie durch ein 2D-Datenschema (Bild) repräsentiert werden, Signaleigenschaften kommen in der dritten Dimension hinzu. Diese Methode ist vergleichbar mit einem Farbbild: Das Bild selbst (die Helligkeit) zeigt die Geometrie, während die Farbkanäle für die Signaleigenschaften wie z.B. Kategorien benutzt werden. Jedoch muss auch hier darauf geachtet werden, dass die Auflösung der Querschnitte oder Bilder hoch genug ist, um sämtliche Details des Layouts abzubilden. Hierzu kann z.B. die minimale Strukturgröße als Richtwert für die Genauigkeit herangezogen werden.




Abbildung 3:

Layout-Vorverarbeitungsprozess: Das Layout wird entlang einer Schnittlinie geschnitten und in ein entsprechendes „Bild“ zusammengefügt. Grafik: IMMS.

- > Integrierte Sensorsysteme
- > Intelligente vernetzte Mess- u. Testsysteme
- > Mag6D-nm-Direktantriebe
- > Inhalt
- \* Förderung

## Autoencoder – neuronales Netz unterscheidet gute und schlechte Entwürfe

Die Kernidee des Machine-Learning-Algorithmus ist es, Abweichungen von einem gegebenen Datensatz zu erkennen. Das heißt, dass anhand bekannter guter Entwürfe Abweichungen von dort verwendeten Entwurfsregeln erkannt werden sollen. Dabei wird angenommen, dass ein Beispieldatensatz vorliegt, in dem zumeist gute Entwurfspraxis verwendet wurde. Zur Anomalie-Erkennung wird ein Autoencoder verwendet. Dieses neuronale Netz basiert auf der Idee, dass ein Eingangsdatensatz wie durch einen Flaschenhals oder das Objektiv einer Kamera auf sich selbst abgebildet wird. Die Bildinformation wird somit verdichtet und beschnitten. Dadurch wird eine verkleinerte Repräsentation erzeugt, die mit den Eingangsdaten verglichen wird. Der Abbildungsfehler wird bei Daten, die den Trainingsdaten ähneln, sehr klein sein, während er bei abweichenden Daten größer wird. Er kann also als Maß für die Abweichung vom Trainingsdatensatz – und damit für die Abweichung von den dabei verwendeten Entwurfsregeln verwendet werden.




Abbildung 4: Die Architektur des verwendeten KI-Systems (Autoencoder). Grafik: IMMS.

### Anwendung auf ASICs

Analog-zu-Digital-Wandler (ADC) stellen besondere Herausforderungen an das Layout: Gerade hier müssen Symmetrien eingehalten und z.B. Kreuzungen von digitalen Schaltsignalen und analogen Messgrößen vermieden werden. Am IMMS werden z.B. ADCs entwickelt, die nach dem Prinzip der sukzessiven Approximation arbeitet (SAR ADC). Das Layout eines solchen ADCs liegt in zwei Versionen vor: Im ersten Schritt wurde das Layout von einem unerfahrenen Ingenieur erstellt und im zweiten Schritt durch einen erfahrenen Layouter überarbeitet.

Das Layout des erfahrenen Layouters wurde zum Training des gezeigten Algorithmus verwendet. Die verschiedenen Signalleitungen wurden dazu in Kategorien eingeteilt, welche im „Farbkanal“ der Querschnitte eingefügt wurden. Nach dem Training des gezeigten Autoencoders wurde dieser zur Untersuchung der ersten Layoutvariante herangezogen. Die dabei entstandenen Rekonstruktionsfehler wurden in der Abbildung 5 farblich im Layout in einer Heatmap markiert, wobei rote Bereiche Stellen mit größerem Rekonstruktionsfehler darstellen.

Es zeigt sich, dass der Algorithmus genau die Bereiche markiert hat, die in der Überarbeitung stark angepasst wurden, um die Performance des Wandlers zu verbessern. Außerdem lassen sich die Fehlerstellen automatisch in verschiedene Kategorien ein-





Abbildung 5:

Verarbeitetes Layout eines SAR-ADC. Die roten Flächen zeigen die Bereiche, die das entwickelte System gekennzeichnet hat – und die vom erfahrenen Ingenieur überarbeitet wurden.

Grafik: IMMS.



teilen, die in zukünftigen Analysen näher untersucht und verbessert werden sollen – z.B. darauf, ob dem Ingenieur hier Hinweise zur Verbesserung gegeben werden können.

Neben diesen erkannten Anomalien treten vereinzelt Artefakte auf, die in einer übergreifenden Analyse adressiert werden können. Wird das System so auf mehrere Entwürfe angewendet und der Trainingsdatensatz jeweils mit den „guten“ Entwürfen erweitert, ist zu erwarten, dass die Erkennungsgenauigkeit ansteigt und so immer zielgerichteter mögliche Fehlerstellen erkannt werden können.

## Anwendung auf PCBs

Die Forschergruppe IntelligEnt hat ein studentisches Software-Projekt an der TU Ilmenau betreut, in dem das Anomalie-Erkennungsverfahren als Plugin für das freie PCB-Entwurfswerkzeug KiCad entwickelt wurde. Mit dem Plugin können in KiCad-Signale in Kategorien eingeteilt und an den Trainings- bzw. Evaluationsprozess übergeben werden. Das System wurde so entworfen, dass die Entwurfsdaten beim Benutzer auf die für den Autoencoder notwendigen Querschnitte reduziert und dann an einen zentralen Server zur Verarbeitung übermittelt werden. So wird einerseits ein ggf. notwendiger Grafikprozessor nur im Server benötigt und andererseits können die Entwürfe mehrerer Benutzer kombiniert werden.

Für ein erstes Training wurde dabei auf quelloffene Entwürfe gesetzt, u.a. aus den Projekten Crazyflie und HackRF. Die Signale der Entwürfe wurden in Kategorien eingeteilt und dem Programm übergeben. Zur Evaluation wurden die in der Abbildung 6




Abbildung 6:

Als Beispiel wurden Fehlerstellen in das quelloffene Layout des HackRF-Projekts eingefügt. Die gefundenen Anomalien (in Blau) markieren diese Modifikationen.

Grafik: IMMS.

> *Integrierte Sensorsysteme*  
> *Intelligente vernetzte Mess- u. Testsysteme*  
> *Mag6D-nm-Direktantriebe*  
> *Inhalt*  
\* *Förderung*

*Download des Plugins auf GitHub*

*Video-Tutorial zum Plugin ansehen*

*Jahresbericht*

© IMMS 2020

dargestellten Signale so verändert, dass sie von der Anomalie-Erkennung erkannt werden sollten: So wurde z.B. eine Taktleitung über einen sensitiven HF-Teil geführt.

Die Auswertung zeigt, dass die eingebauten Fehlerstellen korrekt erkannt wurden. Aufgetretene Artefakte bzw. falsch-positive Regionen, die vermeintlich fehlerhaft sind, können beispielsweise dadurch erklärt werden, dass sie im Trainingsdatensatz unterrepräsentiert waren. Jedoch sollte dieser Effekt nach einer Erweiterung des Trainingsdatensatzes vermindert werden oder sogar ganz verschwinden.

## Ausblick

Die entwickelte Methode zur Anomalie-Erkennung auf Layout-Daten wurde in zwei verschiedenen Szenarien demonstriert. Sowohl im ASIC- als auch im PCB-Entwurf können damit Abweichungen von guter Design-Praxis erkannt werden. Derzeit werden dafür jedoch nur Signalinformationen im Sinne von Signalkategorien (Analog, Digital, Taktsignal, usw.) im Algorithmus abgebildet. Eine Kombination mit Simulations- oder Messdaten könnte die Treffsicherheit des Verfahrens stark verbessern – und zudem die Handhabung vereinfachen, da diese Informationen nicht manuell eingetragen werden müssen.

Eine Erweiterung auf andere Layout-Typen wie z.B. MEMS-Layouts ist ebenso denkbar wie eine Anpassung und Verbesserung der eingesetzten Machine-Learning-Verfahren. Durch z.B. zusätzliche Klassifizierung könnte der genaue Fehlerfall identifiziert und dadurch Hinweise zur Behebung gegeben werden. Eine Kombination mit automatischen Layout-Algorithmen ist erfolgversprechend, da diesen so nahezu „menschliche“ Design-Erfahrung mitgegeben werden kann.

**Kontakt:** Georg Gläser, M.Sc., [georg.glaeser@imms.de](mailto:georg.glaeser@imms.de)

Die Forschergruppe IntelligEnt wurde gefördert durch den Freistaat Thüringen aus Mitteln des Europäischen Sozialfonds unter dem Kennzeichen 2018 FGR 0089.